第1章　パソコンの基礎知識
１-２　CPU

１-２-６　CPUの内部構造

　ＣＰＵは、ダイと呼ばれる小さく薄いシリコン基盤の表面に、数千万個から1億個を超える数のトランジスタで回路を形成してたものです。

　ダイは指先に乗るほどの小さなもので、そのままでは配線や取り扱いが難しいため、数cm角のパッケージの表面に乗せられます。

　パッケージの裏には、マザーボード上のＣＰＵソケットに接続される数百本のピン（端子）が並んでいます。
　ＣＰＵの基盤に作り込まれた回路は、いくつかのブロックで構成されています。

1. 　バスインターフェースでメインメモリから読み込まれた命令は、一度キャッシュメモリに貯えられます。
   
   
2. 　キャッシュメモリからフェッチユニットで１つの命令を読み込み、デコーダで命令の内容を解読します。
   
   
3. 　浮動小数点演算ユニットや整数演算ユニットを動かして命令を実行します。
   
   

• 制御ユニット…ＣＰＵ全体の動作を管理します。

　CPUの内部構造を具体的に見ていきましょう。　

• バスインターフェース
  　CPUとその他の装置でやり取りされるデータを制御する回路です。CPUと外部回路（通常はチップセット）を結ぶデータバスを「CPUバス」や「システムバス」といいます。
  
  
• 2次キャッシュ
  　1次キャッシュとメインメモリの速度差を緩衝するキャッシュメモリです。
  
  
• 1次キャッシュ（命令キャッシュ、データキャッシュ）
  　CPUの1次キャッシュは、命令を格納する命令キャッシュとデータを格納するデータキャッシュに分離されています。
  
  
• 命令デコーダ
  　命令の内容を解読する回路です。
  
  
• 命令制御ユニット
  　解読された命令を制御する回路です。
  
  
• スケジューラ
  　演算回路に渡す命令の順序を決める回路です。
  
  
• 算術・論理演算ユニット
  　四則演算や論理演算などを行う演算回路です。
  
  
• アドレス生成ユニット
  　データをアクセスする際のメインメモリの番地を生成する回路です。
  
  
• 浮動小数点演算ユニット
  　グラフィックス処理や科学技術計算などでよく用いられる浮動小数点の演算を高速に処理する演算回路です。
  
  
  

１-２-５　CPUの高速化技術

１-２-７　CPUの処理性能